軟件介紹

Cadence軟件是一款在全球都非常知名的PCB電路板設(shè)計(jì)軟件，我們不僅可以通過Cadence特別版提供的強(qiáng)大功能來完成高速電路板設(shè)計(jì)圖的制作，同時(shí)還可以對(duì)設(shè)計(jì)圖進(jìn)行仿真操作，在電腦上模擬PCB電路板的運(yùn)行，從而幫助你找出隱藏的問題，讓設(shè)計(jì)圖做到完美無缺。

Cadence軟件軟件簡(jiǎn)介

Cadence設(shè)計(jì)系統(tǒng)公司于日前發(fā)布了其新的誠(chéng)意大作Cadence SPB  OrCAD Allegro 17.2-2016，該版本其為我們帶來了一些全新易用特性。但是為了提高Cadence Allegro及OrCAD 17.0的仿真性能，Cadence 17.0將只支持64位版本的操作系統(tǒng)，以充分利用最新硬件的存儲(chǔ)及IO性能。

同時(shí)，由于Cadence 17采用了新的數(shù)據(jù)存儲(chǔ)方式，這也使其不再兼容以往的版本，即其設(shè)計(jì)的文件不能降級(jí)，同時(shí)還帶來了新的padstack創(chuàng)建方式，這些新的變化使得全球很多老用戶覺得暫時(shí)還無法適應(yīng)，但對(duì)于仿真規(guī)則驅(qū)動(dòng)的PCB設(shè)計(jì)流程來說，用戶體驗(yàn)提升還是很大的。

軟件特色

1、圖形化、平面化和層次化設(shè)計(jì)能力提高了原理圖設(shè)計(jì)效率；

2、與強(qiáng)大的元件信息系統(tǒng)（CIS）高度集成，促進(jìn)優(yōu)選器件和已有器件庫(kù)的重用，可以加快原理圖設(shè)計(jì)進(jìn)程，降低項(xiàng)目成本；

3、便于查找元件，并與MRP、ERP、PDM數(shù)據(jù)庫(kù)實(shí)現(xiàn)高度集成；

4、為用戶提供超過200萬的免費(fèi)元件庫(kù)，便于靈活選擇設(shè)計(jì)元件；

5、集中管理物料編號(hào)和器件信息；

6、可進(jìn)行數(shù)據(jù)流程、封裝以及互聯(lián)的在線設(shè)計(jì)規(guī)則檢查；

7、用戶可以對(duì)元件、連線、網(wǎng)絡(luò)、引腳和標(biāo)題框進(jìn)行靈活的編輯和定義；

8、可以導(dǎo)入和導(dǎo)出所有常用的設(shè)計(jì)文件格式；

9、宏記錄器可用于復(fù)雜的原理圖編輯和定制過程的錄制。

10、對(duì)模擬電路不僅可進(jìn)行直流、交流、瞬態(tài)等基本電路特性分析，而且可進(jìn)行參數(shù)掃描分析和統(tǒng)計(jì)分析。

Cadence軟件功能介紹

一、Cadence SPB 17.2-2016升級(jí)所帶來的新功能介紹如下：

1、文件版本不可以降級(jí)

即Cadence 17.2-2016 可以打開16.x版本的設(shè)計(jì)文件，但是Cadence 17.2-2016保存的文件無法再降級(jí)到16.x版本下，因此建議務(wù)必做備份。

2、Cadence Download Manager

使用CadenceDownload Manager可以自動(dòng)獲取軟件更新，并可以進(jìn)行自動(dòng)下載、安裝；用戶還可以通過該工具自定義更新計(jì)劃；

3、Cadence OrCAD、Allegro 產(chǎn)品的相關(guān)程序的安裝目錄結(jié)構(gòu)變更：

·Cadence OrCAD、Allegro 17.2-2016 的相關(guān)應(yīng)用程序安裝路徑調(diào)整至安裝路徑中的/tools/bin下。因此環(huán)境變量PATH中將可不需定義 pcb/bin 及 fet/bin 的路徑。而執(zhí)行

·Cadence OrCAD、Allegro 17.2-2016 相關(guān)應(yīng)用程序亦可不需設(shè)定 17.2-2016 的相關(guān)路徑于環(huán)境變量中。

·Cadence SPB Switch Release 17.2-2016 版本切換工具已更新,其可辨別不同版本間的應(yīng)用程序路徑,用以自動(dòng)更新應(yīng)用程序與檔案連結(jié)性關(guān)系。

·若您使用cmd控制臺(tái)或批處理程序(batch file),請(qǐng)將您原批處理程序加入 17.2-2016 安裝路徑中的/tools/bin 文件夾路 徑下的 allegro_cmd.bat。

·OrCAD Products 支援 TCL 8.6 64 位版本

4、開始菜單

安裝好軟件之后,在 Windows 的開始菜單里,Cadence 產(chǎn)品根據(jù)不同類別進(jìn)行了調(diào)整,更方便管理和查找啟動(dòng)。老wu試了一下，貌似在win7分組功能可以，但是win10下分組無效，反而更糟糕。

二、OrCAD Capture 17.2-2016的新功能

1、設(shè)計(jì)差異比對(duì)

當(dāng)兩份電路圖有所差異時(shí),透過 Capture Compare Design 功能可以選擇對(duì)電路圖資料夾或是電路圖圖紙頁(yè)面做差異比對(duì),比對(duì)結(jié)果可查看電路圖邏輯或是圖形的差異。

在 Capture 命列選單中,選擇 Tools >> Compare Designs 功能選單來進(jìn)行電路圖的差異比對(duì)。

2、高級(jí)零件標(biāo)號(hào)編排功能（Advanced Annotation）

在Capture 中新增了高級(jí)零件標(biāo)號(hào)編排的功能,在這個(gè)功能中,你可以針對(duì)不同電路圖圖紙頁(yè)面設(shè)定不同的零件序號(hào)起始值,同時(shí)也可以針對(duì)同一頁(yè)電路圖圖紙不同零件設(shè)定不同的起始序號(hào)。

3、新增個(gè)人工作環(huán)境設(shè)定

OrCAD Capture現(xiàn)在對(duì)使用者環(huán)境設(shè)定,有更加高級(jí)的設(shè)定界面,使用功能選單中的 Option >> Preference >> More Preference 進(jìn)入設(shè)定界面。在新的 Extended Preferences Setup 中,可以針對(duì)以下環(huán)境做高級(jí)設(shè)定:

·命令窗口（Command Shell）

·設(shè)計(jì)及零件庫(kù)(Design and Libraries)

·設(shè)計(jì)緩存(Design Cache)

·設(shè)計(jì)規(guī)則檢查(DRC)

·OrCAD Capture CIS (CIS)

·網(wǎng)絡(luò)群組(NetGroup)

·網(wǎng)表(NetList)

·電路圖(Schematic)

4、范例設(shè)計(jì)瀏覽

在 Cadence 17.2-2016軟件安裝目錄中,整合并提供了 150 個(gè)以上的范例檔案讓使用者可以快速了解及學(xué)習(xí) OrCAD Capture、OrCAD Capture CIS 以及 OrCAD Capture–OrCAD PSpice 設(shè)計(jì)流程的設(shè)計(jì)。在 OrCAD Capture 17.2-2016 中,可以簡(jiǎn)單地透過 File – Open – Demo Design 的功能選單開啟內(nèi)建范例檔案。

5、檔案格式的輸出與輸入

OrCAD Capture 使用File –> Export –> Design XML 或 Library XML 指令以及File –> Import –> Design XML 或Library XML 指令,可以透過<程式安裝目錄中>\tools\capture\tclscripts\capdb\dsn.xd、olb.xd 程式將電路圖、零件庫(kù)輸出為XML 格式,以及將XML 格式重新載入成為標(biāo)準(zhǔn)電路圖、零件庫(kù)。

6、Intel Schematic Export Format (ISCF)格式輸出

OrCAD Capture 可以使用 File –> Export –> ISCF 介面針對(duì)電路圖零件、管腳屬性與接地信號(hào)輸出 Intel Schematic Export Format (ISCF) 格式。此格式可以通過用戶界面設(shè)定零件或零件管腳屬性的輸出,輸出后這些設(shè)定將被存檔于 Caputre.ini 檔案中以便下次使用不需重新設(shè)定。

7、PDF輸出

從OrCAD Capture 17.2-2016 版本后,若你的電腦有安裝ghostscript 32 bit、ghostscript 64 bit、 Adobe Acrobat Distiller…等程序,可以使用File –> Export –> PDF 的功能命令將電路圖直接導(dǎo)出為PDF文檔。導(dǎo)出內(nèi)容包含:

·OrCAD Capture 設(shè)計(jì)

·顯示設(shè)計(jì)層級(jí)架構(gòu)

·顯示零件序號(hào)列表

·顯示網(wǎng)絡(luò)及與其連接的零件腳位

·可跳轉(zhuǎn)至層級(jí)式方塊內(nèi)的設(shè)計(jì)

·點(diǎn)選元件可顯示元件屬性

·導(dǎo)覽顯示 off-page connector 的連結(jié)

8、OrCAD Capture 設(shè)計(jì)元件

此元件屬性 PDF 文檔支持與 OrCAD Capture PDF 文檔的 cross-probing 功能。

9、新增 OrCAD PSpice 仿真模型于 Capture –> PSpice 設(shè)計(jì)流程

OrCAD Capture 對(duì)于 Capture -> PSpice 設(shè)計(jì)流程,新增 OrCAD PSpice 仿真模型,如下表。

10、其他項(xiàng)目的新增功能

針對(duì)電路圖 Intersheet Reference 功能,增加對(duì) X 軸向可偏移的設(shè)定,可設(shè)定負(fù)數(shù)值做偏移位置設(shè)定。

三、OrCAD Capture CIS 17.2-2016 新功能

1、水晶報(bào)表 (Crystal Report)

OrCAD Capture CIS 17.2-2016 版本預(yù)設(shè)針對(duì) ODBC 連接數(shù)據(jù)庫(kù)與水晶報(bào)表(Crystal Report)的連接方式改為使用 SQLite 連接到數(shù)據(jù)庫(kù)中。

連接信息如下:

DRIVER=SQLite3 ODBC Driver;Database=”SQLite DB file Name”;LongNames = 0;Timeout = 1000; NoTXN = 0;SyncPragma=NORMAL;StepAPI=0;NoWCHAR=1;

四、OrCad PSpice 17.2-2016 新功能

1、PSpice DMI (Device Modeling Interface)Template Code 產(chǎn)生器

于 PSpice 17.2-2016 可使用 PSpice 模型編輯器(Model Editor)的 DMI (Device Modeling Interface)Template Code 產(chǎn)生器產(chǎn)出 PSpice 連接碼(Adaptor code)。 PSpice 連接碼啟動(dòng) PSpice 仿真時(shí)使用 PSpice DMI DLL 文檔。將模擬/數(shù)字的 C/C++及 SystemC 模型(Model)的模型碼(Model Code)加入 PSpice 連接碼中并使用 Microsoft Visual Studio Express 2013 建立 PSpice DMI DLL 庫(kù)。當(dāng) Spice DMI DLL 庫(kù)產(chǎn)生后,將其對(duì)應(yīng)的 PSpice 模型(.lib)使用 PSpice 模型編輯器快速建立 OrCAD Capture 元件,便可運(yùn)用此 PSpice 模型于 PSpice 設(shè)計(jì)仿真流程中。

PSpice DMI Template Code 產(chǎn)生器提供以下元件類型:

●模擬基礎(chǔ)元件：

·通用零件(Generic device)

·電壓控制電壓源(Voltage-Controlled Voltage Source)

·相依電壓源(Function-Dependent Voltage Source)

·電壓控制電流源(Voltage-Controlled Current Source)

·相依電流源(Function-Dependent Current Source)

·兩端點(diǎn)零件(Generic Two-Node Device)

·三端點(diǎn)零件(Generic Three-Node Device)

·數(shù)字 C/C++基礎(chǔ)零件

·SystemC 基礎(chǔ)零件

·Verilog-A 基礎(chǔ)零件

2、新增行為仿真模型的延遲(Delay)功能

DelayT()及 DelayT1()功能簡(jiǎn)化傳統(tǒng)上使用的延遲功能,例如,TLINE 及 Laplace 函數(shù),其減少在收斂上的問題,并比傳統(tǒng)功能信號(hào)(電壓或電流)有更快的計(jì)算。

–DelayT() 功能的語(yǔ)法為 delayt(v(x),, ) 例:E2 out 0 value {delayt(V(x),5m, 10m)}

–DelayT1()功能的語(yǔ)法為 delayt1(v(x),) 例:E2 out 0 value {delayt1(V(x),5m)}

3、OPTIONS 指令的 Flag 選項(xiàng)新增 SKIPTOPO

當(dāng) Flag 選項(xiàng)設(shè)定 SKIP TOPO = 1 時(shí),則 OrCAD Capture 將跳過拓?fù)錂z查(topology checks)。

例:.options SKIPTOPO = 1

支持使用負(fù)值于遲滯電壓(Hysteresis voltage)及臨界電壓(threshold voltage)中

五、OrCAD PCB Designer 17.2-2016 新功能

1、全新 Padstack 編輯器界面

新的 Padstack Editor 界面,簡(jiǎn)化了設(shè)定各種不同 Padstack 的不必要的步驟,使用者只需要在 Start 頁(yè)面選擇要建立的種類與幾何形狀之后,就能在其他頁(yè)面進(jìn)行相關(guān)細(xì)節(jié)的設(shè)定。

2、動(dòng)態(tài)銅支持分層定義

對(duì)于動(dòng)態(tài)銅的 Pin/Via 連接及隔離設(shè)定,在新的版本中能夠分層來做特別的定義。

3、以下的設(shè)置也支持分層設(shè)定：

Dyn_clearance_oversize_array ?

Dyn_clearance_type?

Dyn_fixed_therm_width_array ??

Dyn_max_thermal_conns?

Dyn_min_thermal_conns?

Dyn_oversize_therm_width_array ??

Dyn_thermal_best_fit?

Dyn_thermal_con_type?

4、全新的層疊結(jié)構(gòu)界面

重新設(shè)計(jì)的疊構(gòu)編輯設(shè)定,充分運(yùn)用表格式的方法來進(jìn)行相關(guān)設(shè)定,其創(chuàng)意來自于 Constraint Manager 的格式,藉由一致性的表格來讓使用者操作上更為易用。

新的界面整合了 Unused Pad Suppression 與 Embedded Component 設(shè)定還有支持了非電氣層的部 ,如:Solder mask, Paste, Coverlay…等;另外對(duì)于 Material 的字符長(zhǎng)度也擴(kuò)展到 250 個(gè)字符。

5、支持軟硬結(jié)合板的多重疊構(gòu)設(shè)計(jì)

對(duì)應(yīng)多重疊構(gòu)的軟硬結(jié)合板設(shè)計(jì),可透過 Cross Section Editor 設(shè)定。

6、軟硬板的區(qū)域范圍管理

·新增實(shí)體區(qū)域來分別定義軟板或硬板的區(qū)域范圍。

·新增 Classes 及 Subclass 類型

·加入軟硬結(jié)合板及表面處理的 Class。

7、新增 Design Outline 及CUTOUTS subclasses

對(duì)于 Board Geometry 新加入了Design Outline及CUTOUTS的subclass供日后更寬廣的應(yīng)用。

8、動(dòng)態(tài)區(qū)域擺放

對(duì)于不同疊構(gòu)層面的軟硬結(jié)合板,在擺放零件時(shí)能夠依照所屬的區(qū)域?qū)⒘慵�擺放到正確的層面上

9、新增動(dòng)態(tài)網(wǎng)狀銅

動(dòng)態(tài)銅現(xiàn)在能直接鋪設(shè)網(wǎng)狀銅。

10、軟件結(jié)合板的Inter Layer Checks

軟硬結(jié)合板設(shè)計(jì)因分別擁有不同的mask 及表面涂層,并且對(duì)于軟板部分還會(huì)有彎折的區(qū)域,所以要能夠確實(shí)做到相對(duì)的檢查以避免設(shè)計(jì)因生產(chǎn)組裝時(shí)發(fā)生錯(cuò)誤,就能透過Inter Layer Checks 設(shè)定相關(guān)檢查條件。

·彎折區(qū)域?qū)τ?Pin, Via 的檢查

·覆蓋范圍檢查

·軟硬結(jié)合板的生產(chǎn)資料

·Cross section chart支持多重疊構(gòu)的表格

11、動(dòng)態(tài)淚滴鋪銅設(shè)置

動(dòng)態(tài)補(bǔ)淚滴補(bǔ)銅現(xiàn)在可對(duì)各層面進(jìn)行設(shè)定。

12、新增缺少的 Tapered trace 執(zhí)行輸出報(bào)告

新增的報(bào)表,可將缺少的漸變 Tapered trace 輸出報(bào)表

13、多元的編輯指令模式

v16.6-2015時(shí)新增可快速對(duì) Shape 編輯的操作模式,在v17.2延續(xù)良好的操作編輯特性,再加入了更多元的編輯指令。

14、全新的 Color Dialog

資料的呈現(xiàn)是很重要的一環(huán),因此新的 Color dialog 將會(huì)讓您以更快速更有效率的方式來操作使用。

15、新的視覺呈現(xiàn)

新的界面以標(biāo)簽頁(yè)方式來呈現(xiàn) Layers / Nets / Display / Favorites / Visibility Pane。

·能透過 Filter 快速篩選出想設(shè)定的元件出來。

·可以控制顯示物件種類,以及在多重疊構(gòu)下各疊構(gòu)顯示的層面設(shè)定

六、用戶界面的更新

1、可自定義的工具欄

提供更能夠個(gè)人化的自定義工具欄屬性,現(xiàn)在能讓更多指令變成一個(gè)圖標(biāo)。

2、狀態(tài)欄的顯示與隱藏設(shè)定

現(xiàn)在您可以設(shè)定 Status bar 上需要顯示或隱藏的信息。

3、銳角檢測(cè)

對(duì)于銳角的檢查,使用者可以通過定義銳角角度來將以下四種情況進(jìn)行確認(rèn)。

·Line to Pad

·Line to Shape

·Shape Edge to Edge

·Line to Line

4、孔的間距檢查

通過 Check holes within pads 的設(shè)定,無論 Hole 有無 Pad 皆會(huì)依 CM Spacing 內(nèi) Hole 的間距設(shè)定執(zhí)行檢查。

5、維持 Padstacks 定義

如果設(shè)計(jì)當(dāng)中有對(duì)零件包裝進(jìn)行 Replace Padstack,那么在 Refresh Symbol 時(shí)能夠選擇是否要保留 現(xiàn)在設(shè)計(jì)中的 Padstack 名稱而不被刷新。

6、效能提升

CPU 效能提升 10-20%。

Import logic 對(duì)于有很多 Pin 數(shù)的 Device(>2k pins)條件時(shí),處理速度比以往都要快。

7、字符長(zhǎng)度增加

Default internal 的名稱長(zhǎng)度由原本的 32 個(gè)字符現(xiàn)可增加到 255 個(gè)字符。

Cadence軟件使用說明

原理圖的繪制，打開開始菜單，點(diǎn)擊所有程序，找到Candece下的Release16.5下的“Design Entry CIS”，打開就是原理圖的繪制界面。如下圖所示。

選擇第一個(gè)打開，軟件打開的界面如下圖所以，熟悉一下，有菜單欄、工具欄還有工作區(qū)。

在這里可以進(jìn)行原理圖繪制，下面打開一個(gè)原理圖做一下示范，學(xué)習(xí)一下軟件的大體操作流程，簡(jiǎn)單練習(xí)一下，學(xué)會(huì)用一些工具的使用。

PCB的編輯制作打開如下，過程與原理圖操作過程類似，選擇Allegro PCB Design GXL，如下圖所示：

這塊是AMS的仿真，點(diǎn)擊打開如下，按箭頭提示一次打開即可，如下面演示。

界面打開如下，分別是菜單欄、界面工作區(qū)，跟上面介紹的PCB類似，找個(gè)相關(guān)的例子，練習(xí)一下，熟悉熟悉就好了。到此為止，軟件的基本情況就介紹完了，至于軟件的其他部分不常用，沒有提到，如果有需要的，自己去查閱相關(guān)資料，希望能對(duì)新手有所幫助。

Cadence軟件常見問題

1. Q：我的ALLEGRO 是14.0版本的，F(xiàn)ILE——EXPORT——后面就沒有看到SUB DRAWING的命令了。如果用EDIT——COPY的話又不能把A板的線貼到B板上，我該怎么辦？

A: 是不是你啟動(dòng)Allegro 時(shí)Cadence Product Choices 沒選好,要選PCB Dedign Expert 或Allegro Expert~~~

2. Q: 在ALLEGRO中，找個(gè)器件好難啊，他只是點(diǎn)亮器件而光標(biāo)不移動(dòng)到器件那里。請(qǐng)問各為大俠，有沒辦法可以象POWERPCB 那樣，查找零件時(shí)光標(biāo)跟著移動(dòng)？

A:確認(rèn)將元件點(diǎn)亮后，將鼠標(biāo)移動(dòng)至右下角的小顯示框中，單擊左鍵，光標(biāo)即可自動(dòng)轉(zhuǎn)到所點(diǎn)亮的元件處.

3. Q: 將logic_edit_enabled打開后，只能刪除單個(gè)的net, logic_edit_enabled打開".是從何處打開

A: 在14.2中的操作：

Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下刪除NET。

4. Q: 想移動(dòng)元件的某一個(gè)PIN ， 請(qǐng)問該如何做。用move 命令， 總提示Symbol or drawing must have UNFIXED_PINS property。

A: edit -> properties 選中要move Pin的元件的 symbols，增加 UNFIXED_PINS 屬性即可。

5.Q: how can i get rid of the "dynamic length" dialogue box

A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on

6 .Q： 請(qǐng)問如何將以刪除的PIN NUMBER及SILKSCREEN還原

A：刪除此零件,再重新導(dǎo)入~~~或可以直接UPDATE 零件也可以

7. Q：從orcad導(dǎo)入后，place->quickplace，但是出來的元件上面很多絲橫，就和鋪銅一樣，怎么回事？

A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.

8. Q：請(qǐng)問在allegro中,怎様畫一條沒有綠漆的綫

A：同樣位置再畫一根sold mask的線

9. Q： 如何將走線的尖角過渡改成圓弧？

A：可以直接畫圓弧上去，記得勾上replace etch，原來的線就沒了或使用slide 命令﹐然后在右邊的tab option選項(xiàng)中的comers改成arc,再去移動(dòng)線﹐就可以改成圓弧﹗

10.Q： allegro中覆銅的基本步驟是怎樣的？

A：edit/shape進(jìn)入shape編輯模式——edit/change net(pick)點(diǎn)上GND net——shape/parameters設(shè)置相關(guān)參數(shù)（看help）——void/auto進(jìn)行shape處理——shape/fill退出shape編輯模式。

11. Q：怎么設(shè)置參數(shù)才能得到THERMAL REILIF 的連接呢 ？

A：在畫完鋪銅范圍以后，菜單會(huì)進(jìn)入鋪銅狀態(tài)這時(shí)shape－－>parameters...對(duì)于負(fù)片，在做熱漂移焊盤前，必須先定義各類焊盤的FLASH SYMBOL，*.FSM文件，然后加到各類焊盤的鋪銅層，再鋪銅。做出光繪文件就能看見連接了。

12.Q：請(qǐng)教如何修改手工銅的角度，還有就是我要在銅箔里挖一個(gè)VIA 或一個(gè)PIN 的空間，該如何做？

A：edit-->shape,選取銅箔,點(diǎn)右鍵done,這時(shí)菜單改變了,可以用edit-->vertex 修改頂點(diǎn)的方式修改銅箔邊框角度.而挖空間要用到void中的shpe(多邊形)或circle(圓形)或Element(零件外形)要不干脆auto一下,自動(dòng)會(huì)幫你挖好

13 Q：Regular pad 、Anti-pad 和Thermal pad的區(qū)別

A：真實(shí)焊盤大小、帶隔離大小焊盤、花焊盤

14.Q： 怎么做方形（或其他非圓形）負(fù)片熱汗盤？

A：做一個(gè)方形（或其他非圓形）的shape symbol，然后再在做pad時(shí)將shape symbol賦給flash～～